3.2 อินเทอร์เฟซ

3.2.1 อินเทอร์เฟซแบบอินคริเมนทัล

อินเทอร์เฟซแรงดันอนาล็อก (1 VSS)

ผลิตภัณฑ์ AMSA-3B, AMSA-4B, AMSA-3L
หัวอ่านสัญญาณสำหรับระบบอนาล็อก เอาต์พุตออปแอมป์ เอาต์พุตดิฟเฟอเรนเชียลสมบูรณ์

หัวอ่านสัญญาณสำหรับระบบอนาล็อก เอาต์พุตออปแอมป์ เอาต์พุตดิฟเฟอเรนเชียลสมบูรณ์

อินเทอร์เฟซนี้รับประกันการส่งข้อมูลที่ปลอดภัย จึงเป็นอินเทอร์เฟซที่ใช้กันแพร่หลายที่สุดสำหรับการวัดแบบอินคริเมนทัล สัญญาณอินคริเมนทัลไซน์และโคไซน์เลื่อนเฟสกัน 90° คาบสัญญาณคือ 0.2 มม. เนื่องจากการปรับแรงดันสัญญาณ AGC (Automatic Gain Control) ระดับของสัญญาณอินคริเมนทัลและสัญญาณอ้างอิงหลังจากการขยายแบบดิฟเฟอเรนเชียลจะคงที่เสมอที่ 1 ± 0.2 VSS ขึ้นอยู่กับคอนโทรลเลอร์ ขีดจำกัดการตัดสัญญาณอยู่ที่ประมาณ 0.4 VSS ถึง 1.6 VSS

พัลส์อ้างอิงถูกกำหนดอย่างสมมาตรที่จุดตัดของคลื่นไซน์และโคไซน์ (45°) ความกว้างและเฟสของพัลส์อ้างอิงถูกจำกัดตามที่แสดงในแผนภาพ เมื่อประเมินสัญญาณ ความแม่นยำของจุดอ้างอิงสามารถปรับปรุงได้โดยใช้ข้อมูลอินคริเมนทัลเพิ่มเติม อินเทอร์เฟซนี้เหมาะกับคอนโทรลเลอร์มาตรฐานทั้งหมดที่รองรับอินเทอร์เฟซแรงดัน 1 VSS ควรใช้ความต้านทานปลายสาย 120 โอห์ม ความยาวสายเคเบิลสูงสุดสำหรับหัวอ่านคือ 30 เมตร

รูปคลื่นสัญญาณของอินเทอร์เฟซแรงดันอนาล็อก แสดงแบบกลับด้าน ด้วยคาบสัญญาณ 200 μm

ผังขา

อินเทอร์เฟซ TSU/TRU/TMU

อินเทอร์เฟซดิจิทัล

ผลิตภัณฑ์ AMSD-3B และ AMSD-4B
อินเทอร์เฟซดิฟเฟอเรนเชียลสมบูรณ์ตามมาตรฐาน EIA-RS 422

ในกรณีของอินเทอร์เฟซหัวอ่านดิจิทัล จะใช้สายตัวนำคู่หนึ่งในการส่งสัญญาณ A+ และสัญญาณกลับด้าน A- ในทำนองเดียวกัน B+, B- และสัญญาณอ้างอิง R+, R- ก็ถูกส่งแบบดิฟเฟอเรนเชียลเช่นกัน ตัวขับเอาต์พุตชนิด DS34C87TM จาก National Semiconductor ถูกใช้ที่นี่

ข้อดีของการส่งสัญญาณแบบดิฟเฟอเรนเชียลคือความทนทานต่อสัญญาณรบกวนที่เพิ่มขึ้นจากการส่งสัญญาณกลับด้านแบบสมมาตร

ระบบดิจิทัล

เวลาขึ้นและลงของสัญญาณน้อยกว่า 20 ns ระยะห่างขอบสัญญาณต่ำสุด (x) สามารถคำนวณได้จากความถี่เอาต์พุตสูงสุดที่ตั้งไว้และความละเอียด วงจรอิเล็กทรอนิกส์ปลายทางต้องสามารถประมวลผลความถี่เอาต์พุตสูงสุดได้อย่างน่าเชื่อถือ ความถี่เอาต์พุตสูงสุดที่ตั้งโปรแกรมได้ของหัวอ่านคือ 8 MHz ความละเอียดที่ตั้งค่าได้คือ 0.2 µm / 1 µm / 5 µm

ภาพประกอบแสดงสัญญาณที่ไม่กลับด้าน ระดับของแต่ละสัญญาณคือ High = 2.5 V–5 V และ Low = 0 V–0.5 V

รูปคลื่นสัญญาณของอินเทอร์เฟซดิจิทัล

อินเทอร์เฟซ TSD/TRD/TMD

3.2.2 อินเทอร์เฟซแบบสัมบูรณ์

ผลิตภัณฑ์ AMSABS-3B และ AMSABS-4B

สัญญาณถูกส่งในลักษณะดิฟเฟอเรนเชียลสมบูรณ์ตามมาตรฐานอินเทอร์เฟซ EIA - RS 485 ตัวขับเอาต์พุตชนิด SN75LBC176AD จาก Texas Instruments ถูกใช้ที่นี่

คำอธิบายสัญลักษณ์:

อินเทอร์เฟซแบบสัมบูรณ์:

1 = โหมด high

2 = โหมด common

3 = โหมด low

สายตัวนำคู่หนึ่งถูกใช้ในการส่งสัญญาณกลับด้านและไม่กลับด้าน ที่ตัวรับสัญญาณ สัญญาณดั้งเดิมจะถูกสร้างขึ้นจากผลต่างระหว่างระดับแรงดันไฟฟ้าทั้งสอง ข้อดีของรูปแบบการส่งข้อมูลนี้คือความทนทานต่อสัญญาณรบกวนที่เพิ่มขึ้น

ควรใช้ความต้านทานปลายสาย 120 โอห์ม

ผังขา

RS 485 ระบุเฉพาะคุณลักษณะทางไฟฟ้าของอินเทอร์เฟซเท่านั้น โปรโตคอลและผังขาขึ้นอยู่กับการใช้งานเฉพาะ อินเทอร์เฟซแบบสัมบูรณ์จาก SCHNEEBERGER ใช้ผังขาดังต่อไปนี้:

ผังขา

อินเทอร์เฟซ TRH/TMH

SCHNEEBERGER มีโปรโตคอลการส่งสัญญาณ SSI และ SSI + 1 V_SS สำหรับผลิตภัณฑ์ AMSABS ของตน

อินเทอร์เฟซซิงโครนัสซีเรียล (SSI)

อินเทอร์เฟซซิงโครนัสซีเรียลประกอบด้วยสองช่องสัญญาณ (2x2 สายบิดเกลียวคู่) ช่องแรก (ไซเคิล) ส่งสัญญาณนาฬิกาจากวงจรอิเล็กทรอนิกส์ปลายทางไปยังระบบวัด ช่องที่สอง (ข้อมูล) ส่งข้อมูลของระบบวัดแบบซิงโครนัสจากระบบวัดไปยังวงจรอิเล็กทรอนิกส์ปลายทาง ในรูปแบบคำข้อมูล

แต่ละคำข้อมูลประกอบด้วยสูงสุด 32 บิต ซึ่งมีตำแหน่งสัมบูรณ์แบบสมบูรณ์ (ในรูปแบบไบนารีหรือรหัสเกรย์) รวมถึงบิตพิเศษที่กำหนดค่าได้สูงสุดสามบิตตามต้องการ (บิต 3, 2 และ 1) บิตพิเศษอาจเป็นบิตข้อผิดพลาด บิตเตือน หรือบิตพาริตี้ ด้วยวิธีนี้ ข้อผิดพลาดสามารถตรวจพบได้เร็วขึ้นและระบบสามารถทำงานได้อย่างปลอดภัยและน่าเชื่อถือ ผลิตภัณฑ์นี้สามารถเชื่อมต่อกับคอนโทรลเลอร์ที่มีจำหน่ายทั่วไปซึ่งมีอินเทอร์เฟซซิงโครนัสซีเรียลได้

การส่งตำแหน่ง

วงจรอิเล็กทรอนิกส์ปลายทางออกคำสั่งเริ่มการส่งข้อมูล (2) ไปยังระบบวัดที่ขอบขาลงแรก (1) ของสัญญาณนาฬิกา จากนั้นในทุกขอบขาขึ้นของไซเคิลถัดไป จะมีการส่งข้อมูลหนึ่งบิตจากระบบวัดไปยังวงจรอิเล็กทรอนิกส์ปลายทาง หลังจากส่งบิตสุดท้าย (บิตที่มีนัยสำคัญน้อยที่สุด) การส่งข้อมูลและไซเคิลจะหยุดลง จากนั้นสัญญาณข้อมูลจะถูกตั้งเป็น "ระดับต่ำเป็นระยะเวลาที่กำหนด t_m" แล้วจึงเปลี่ยนเป็น "ระดับสูง" การส่งข้อมูลใหม่สามารถเริ่มได้เฉพาะที่ขอบขาขึ้นถัดไป (4) เท่านั้น

แผนภาพจังหวะเวลาสัญญาณ SSI

อินเทอร์เฟซซิงโครนัสซีเรียลพร้อมสัญญาณอนาล็อก (SSI + 1 VSS)

อินเทอร์เฟซซิงโครนัสซีเรียลพร้อมสัญญาณอนาล็อกแตกต่างจากอินเทอร์เฟซแบบสัมบูรณ์อื่น ๆ ตรงที่โดยพื้นฐานแล้วประกอบด้วยอินเทอร์เฟซแบบอินคริเมนทัลและอินเทอร์เฟซดิจิทัล สัญญาณอินคริเมนทัลใช้เพื่อกำหนดตำแหน่งด้วยความแม่นยำสูง ข้อมูลสัมบูรณ์ใช้เพื่อกำหนดค่าตำแหน่ง ตำแหน่งอินคริเมนทัลและตำแหน่งสัมบูรณ์ถูกกำหนดในส่วนต่าง ๆ ของวงจร

สิ่งนี้ทำให้สามารถเปรียบเทียบสัญญาณทั้งสองได้อย่างสม่ำเสมอมากขึ้น เนื่องจากการประมวลผลสัญญาณแบบซ้ำซ้อน ความน่าเชื่อถือในการทำงานของระบบจึงเพิ่มขึ้นอย่างมาก

รูปคลื่นสัญญาณของอินเทอร์เฟซซิงโครนัสซีเรียลพร้อมสัญญาณอนาล็อก ความสัมพันธ์ระหว่างค่า SSI และสัญญาณอนาล็อก

ภาพประกอบสำหรับ 11-bit multi-turn และ 2-bit single-turn ในกรณีการประเมิน 4 ควอแดรนต์

Track A, Track B และค่า SSI (11-bit multi-turn, 2-bit single-turn, 4 ควอแดรนต์/คาบ)

คลื่นไซน์และโคไซน์ปรากฏในคาบเดียวกัน และค่า single-turn จะเป็น 0 เสมอ ในคอนโทรลเลอร์ สองบิตสุดท้ายจะถูกตัดทิ้ง นับเฉพาะ multi-turn เท่านั้น และส่วนประกอบ single-turn ความละเอียดสูงจะถูกประมาณค่าในช่วง (interpolate)

รายการพารามิเตอร์สำหรับคอนโทรลเลอร์เฉพาะสามารถขอรับได้ตามคำขอ